Universal Variable Length Code
Les sigles UVLC corresponen a Universal Variable Length Code, és un mètode que elimina la redundància estadística en l'algorisme de compressió CAVLC, i es troba generalment en l'última etapa en l'algorisme de compressió de video H.264, o MPEG-4 AVC, que és un còdec digital d'alta compressió estàndard capaç de desenvolupar una bona qualitat d'imatge amb bit rates substancialment menors que els estàndards anteriors (MPEG-2, H.263 o MPEG-4 part 2). Una arquitectura de codificació UVLC proposa complir els requisits de TML8. És un mètode de codificació de font que codifica l'entropia. Substitueixen les paraules codi d'una font, per una de longitud proporcional a la freqüència de sortida de dita paraula. D'aquesta manera reduint les paraules que surten amb major freqüència a una paraula clau menor, reduirem la quantitat de dades a transmetre o emmagatzemar. ![]()
FuncionamentEsquema generalUVLC s'utilitza per codificar la gran majoria dels elements de sincronització i capçaleres. Podem resumir el seu disseny i funcionament en el següent diagrama: ![]() Dues parts:
ProcésAquest tipus de codificació es basa a la sortida en la distribució normal. La relació entre l'entrada original de bits i la trama de sortida del UVLC és la següent:
L'entrada modificada serà el número de paraula clau que es vol codificar més 1, la tercera columna correspon al codi binari de l'entrada modificada. La longitud dels bits la determina el detector d'1 a partir de la trama binaria i utilitzant la taula que es mostra posteriorment:
El separador de codi és un mòdul de cablejat, que s'encarrega bàsicament de completar la trama de sortida afegint 0 i 1. Per exemple:
Observem que afegeix 0 o 1 per formar bytes complets. Els últims tres bits conformaran el codi de sortida mentres que el primer 1 el detector d'1 l'utilitzarà per detectar la longitud de la trama. El primer bit 1 que s'ha afegit per determinar la longitud s'eliminarà amb l'alineació dels bytes, part inclosa en l'acumulador, que conformen el circuit, a més a més reagruparà els bits en múltiples de 8. La sortida del separador de codi serà ajustat pel shifter, que a més a més rebrà els bits de l'acumulador, per complir amb les posicions requerides del buffer de sortida. El circuit OR s'usa per combinar la sortida del shifter i la sortida del bucle que es genera després de la sortida del buffer a través del multiplexor. A la sortida del buffer canviarà d'acord amb un senyal de rellotge del multiplexor. Vegeu també |
Portal di Ensiklopedia Dunia