Universal Variable Length CodeLas siglas UVLC corresponden a Universal Variable Length Code, es un método que elimina la redundancia estadística en el algoritmo de compresión CAVLC, y se encuentra generalmente en la última etapa en el algoritmo de compresión de vídeo H.264, o MPEG-4 AVC, que es un códec digital de alta compresión estándar capaz de desarrollar una buena calidad de imagen con bit rates sustancialmente menores que los estándares anteriores (MPEG-2, H.263 o MPEG-4 parte 2). Una arquitectura de codificación UVLC propone cumplir los requisitos de TML8. Es un método de codificación de fuente que codifica la entropía. Sustituye las palabras de código de una fuente, por una longitud proporcional a la frecuencia de salida de dicha palabra. De esta forma se reduce las palabras que salen con mayor frecuencia a una palabra clave menor, reduciendo así la cantidad de datos a transmitir o almacenar.
![]()
ProcesoEsquema generalEl UVLC se utiliza para codificar la gran mayoría de los elementos de sincronización y cabeceras. Se puede resumir su diseño y funcionamiento en el siguiente diagrama: ![]() Dos partes:
FuncionamientoEste tipo de codificación se basa a la salida en la distribución normal. La relación entre la entrada original de bits y la trama de salida es la siguiente:
El separador de código es un módulo de cableado, que se encarga básicamente de completar la trama de salida añadiendo 0 y 1. Por ejemplo:
Se observa que se añaden 0 o 1 para formar bytes completos. Los últimos tres bits formarán el código de salida, mientras que el primer 1 el detector de 1 lo utilizará para detectar la longitud de la trama. El primer bit 1 que se ha añadido para determinar la longitud se eliminará con la aliniación de los bytes, parte incluida en el acumulador, que forman el circuito, además reagrupará los bits e múltiplos de 8. La salida del separador de código será ajustada por el shifter, que además recibirá los bits del acumulador, para cumplir con las posiciones requerides por el buffer de salida. El circuito OR se usa para combinar la salida del shifter y la salida del bucle que se genera después de la salida del buffer del multiplexor. A la salida del buffer cambiará de acuerdo a una señal de reloj del multiplexor. Véase también |
Portal di Ensiklopedia Dunia