位相同期回路位相同期回路(いそうどうきかいろ)、PLL(英: phase locked loop)とは、入力される周期的な信号を元にフィードバック制御を加えて、別の発振器から位相が同期した信号を出力する電子回路である。 フィードバックで加える信号を操作することで、多様な信号を安定した状態で作り出すことができるため、電子回路中でさまざまな用途に使用されている。用途によって広範囲、高精度のPLLが開発されており、標準集積回路としても生産されている[1][2]。 基本動作PLLは、基準周波数となる入力信号と、電圧に応じて周波数が変化するVCO(電圧制御発振器)出力のフィードバック信号との位相差をそのVCOに入力することにより、入力信号と出力信号の位相を同期させる。
構成PLLはおおよそ、位相比較器(PFD[※ 3])、ループ・フィルタ、VCO[※ 4](電圧制御発振器)からなっており、場合により帰還ループ内に分周器が加わる。以下それぞれについて説明する。
PLLがロック状態の場合、入力周波数に対する出力周波数は以下の通りとなる。(は分周器の分周比を表す) 利用例PLL周波数シンセサイザ位相比較器、分周器、フィルタ、VCOのすべてがアナログ回路である。 位相比較器[※ 5]とプログラマブル分周器[※ 6]はデジタル回路であるが、フィルタとVCOはアナログ回路である。 DCO回路内の発振器の部品であるMOSバラクタ以外はすべてがデジタル回路である。 デジタル的に周波数を設定(実際には分周器の分周数を設定)することで、正確な周波数の出力信号を得る上述のPLL周波数シンセサイザがある。 水晶振動子を用いた発振回路では、比較的廉価に周波数の安定精度が非常に高い信号波が得られるが、この発振は物理的制約を受けて高い周波数や低い周波数は得られない。デジタル技術の進展によって出力をデジタルカウンターで分周し入力へ帰還し補正に利用することで基準波となる水晶振動波の精度を保ったまま容易に高い周波数を生み出すことが可能となっている。デジタル分周器によって任意の周波数が得られ、分周比を変更すれば出力周波数も動的に変更できる。 PLL周波数シンセサイザは、安定した高い周波数の信号が求められるほとんどすべての電子機器に使用されており、特に年々動作周波数が高くなるデジタル機器では必須の回路となっている。周波数シンセサイザは動的に周波数を変更できるものであるが、これを固定したまま使用する用途でもPLL周波数シンセサイザとして呼ばれることが多い。 PLL周波数シンセサイザにはアナログPLLとデジタルPLL、オールデジタルPLLがある。 オールデジタルPLLは、元米テキサス・インストゥルメンツ社のボグダン・スタチェウスキ博士 (Bogdan Staszewski) によって提案された[3]。
FM復調器分周器をはずし(つまり分周比1で)PLLを構成し、位相比較器に周波数変調 (FM) された信号を入力すると、PLLは変調信号の周波数偏移に追従し、VCOの出力からは入力と同じFM波を出力することとなる。このとき、VCOの制御電圧はロック電圧を中心に電圧偏移しており、これは入力FM波の周波数偏移と一致する。したがってVCOの制御電圧はFM復調出力となっており、FM復調器として使用される。 局部発振の調整分周器は持たない位相同期回路は高い搬送波周波数で狭い使用帯域の無線システムでの局部発振器の調整にも使用される。この場合の位相同期回路は、局部発振器の周波数を受信周波数と中間周波数との和になるよう調整するのに使用される。 脚注注釈出典
参考文献
関連項目
|
Portal di Ensiklopedia Dunia