레지스터 전송 수준레지스터 전송 수준 또는 레지스터 전송 레벨(Register-transfer level, RTL)은 디지털 회로 설계에서 하드웨어 레지스터 간의 디지털 신호(자료) 흐름과 해당 신호에서 수행되는 논리 연산 측면에서 동기식 디지털 회로를 모델링하는 설계 추상화이다. 레지스터 전송 수준 추상화는 베릴로그 및 VHDL과 같은 하드웨어 기술 언어(HDL)에서 사용되어 저급 표현과 궁극적으로 실제 배선이 파생될 수 있는 회로의 높은 수준 표현을 생성한다. RTL 수준의 디자인은 현대 디지털 디자인의 일반적인 관행이다.[1] 레지스터 전송 수준이 중간 표현이고 가장 낮은 수준인 소프트웨어 컴파일러 설계와 달리 RTL 수준은 회로 설계자가 작업하는 일반적인 입력이다. 실제로 회로 합성에서는 입력 레지스터 전송 수준 표현과 대상 넷리스트 사이의 중간 언어가 사용되는 경우가 있다. 넷리스트와 달리 셀, 함수, 다중 비트 레지스터와 같은 구성을 사용할 수 있다.[2] 예로는 FIRRTL 및 RTLIL이 있다. 트랜잭션 수준 모델링은 전자 시스템 설계의 더 높은 수준이다. 같이 보기각주
|
Index:
pl ar de en es fr it arz nl ja pt ceb sv uk vi war zh ru af ast az bg zh-min-nan bn be ca cs cy da et el eo eu fa gl ko hi hr id he ka la lv lt hu mk ms min no nn ce uz kk ro simple sk sl sr sh fi ta tt th tg azb tr ur zh-yue hy my ace als am an hyw ban bjn map-bms ba be-tarask bcl bpy bar bs br cv nv eml hif fo fy ga gd gu hak ha hsb io ig ilo ia ie os is jv kn ht ku ckb ky mrj lb lij li lmo mai mg ml zh-classical mr xmf mzn cdo mn nap new ne frr oc mhr or as pa pnb ps pms nds crh qu sa sah sco sq scn si sd szl su sw tl shn te bug vec vo wa wuu yi yo diq bat-smg zu lad kbd ang smn ab roa-rup frp arc gn av ay bh bi bo bxr cbk-zam co za dag ary se pdc dv dsb myv ext fur gv gag inh ki glk gan guw xal haw rw kbp pam csb kw km kv koi kg gom ks gcr lo lbe ltg lez nia ln jbo lg mt mi tw mwl mdf mnw nqo fj nah na nds-nl nrm nov om pi pag pap pfl pcd krc kaa ksh rm rue sm sat sc trv stq nso sn cu so srn kab roa-tara tet tpi to chr tum tk tyv udm ug vep fiu-vro vls wo xh zea ty ak bm ch ny ee ff got iu ik kl mad cr pih ami pwn pnt dz rmy rn sg st tn ss ti din chy ts kcg ve
Portal di Ensiklopedia Dunia
