I/O 컨트롤러 허브I/O 컨트롤러 허브(I/O Controller Hub, ICH)는 중앙 처리 장치와 메인보드(특히 인텔 허브 아키텍처 기반 인텔 칩셋) 간 데이터 통신 관리에 사용되는 인텔 사우스브리지 마이크로칩 계열이다. 두 번째 지원 칩 노스브리지와 짝을 이루도록 설계되었다. 다른 사우스브리지와 같이 ICH는 주변 장치들을 연결하고 제어하기 위해 사용된다. CPU 속도가 CPU와 지원 칩셋 간 데이터 전송을 증가시킴에 따라 지원 칩셋은 궁극적으로 프로세서와 메인보드 간 병목현상으로 등장하게 되었다. 이에 따라 인텔 5 시리즈를 기점으로 새 아키텍처가 사용되면서 전통적인 노스 및 사우스브리지 칩들의 일부 기능들을 CPU 자체에 통합하게 되었고 기존 기능들은 단일 플랫폼 컨트롤러 허브(PCH)로 통합되었다. 이 구성은 전통적인 2개 칩 구성을 대체하게 된다. ICH ICH의 최초 버전은 인텔 810 노스브리지와 함께 1999년 6월 출시되었다. 모델:
ICH2 모델:
ICH3 모델:
ICH4 모델: ICH5 모델:
ICH6 모델:
ICH7 모델:
ICH8 모델:
ICH9 모델:
ICH10모델:
PCH 아키텍처 이 부분의 본문은 플랫폼 컨트롤러 허브입니다.같이 보기
각주
|
Index:
pl ar de en es fr it arz nl ja pt ceb sv uk vi war zh ru af ast az bg zh-min-nan bn be ca cs cy da et el eo eu fa gl ko hi hr id he ka la lv lt hu mk ms min no nn ce uz kk ro simple sk sl sr sh fi ta tt th tg azb tr ur zh-yue hy my ace als am an hyw ban bjn map-bms ba be-tarask bcl bpy bar bs br cv nv eml hif fo fy ga gd gu hak ha hsb io ig ilo ia ie os is jv kn ht ku ckb ky mrj lb lij li lmo mai mg ml zh-classical mr xmf mzn cdo mn nap new ne frr oc mhr or as pa pnb ps pms nds crh qu sa sah sco sq scn si sd szl su sw tl shn te bug vec vo wa wuu yi yo diq bat-smg zu lad kbd ang smn ab roa-rup frp arc gn av ay bh bi bo bxr cbk-zam co za dag ary se pdc dv dsb myv ext fur gv gag inh ki glk gan guw xal haw rw kbp pam csb kw km kv koi kg gom ks gcr lo lbe ltg lez nia ln jbo lg mt mi tw mwl mdf mnw nqo fj nah na nds-nl nrm nov om pi pag pap pfl pcd krc kaa ksh rm rue sm sat sc trv stq nso sn cu so srn kab roa-tara tet tpi to chr tum tk tyv udm ug vep fiu-vro vls wo xh zea ty ak bm ch ny ee ff got iu ik kl mad cr pih ami pwn pnt dz rmy rn sg st tn ss ti din chy ts kcg ve
Portal di Ensiklopedia Dunia
