信号边缘 在电子学中，信号边缘（英語：signal edge），或称信号边沿，是数字信号在两种逻辑电平（0或1）之间状态的转变。由于数字信号电平由方波来表示，因此这种状态的变化被称为“边缘”。 信号的一个正緣（rising edge）是数字信号从低电平向高电平的转变。当接入的時脈訊號由低电平向高电平转变时，触发器电路被触发，而当接入的時脈訊號从高电平向低电平转变时，这种转变则被触发器电路忽略，那么我们称这个触发器电路为正緣触发的（rising edge-triggered）。 与上升沿对应的概念为負緣（falling edge），它是指数字信号从高电平向低电平的转变。当接入的時脈訊號由高电平向低电平转变时，触发器电路被触发，而当接入的時脈訊號从低电平向高电平转变时，这种转变则被触发器电路忽略，那么我们称这个触发电路为負緣触发的（falling edge-triggered）。 信号边缘可以被用来触发时序控制，在时间脉冲正緣或負緣触发的T触发器就是一个典型的例子，这类触发器并不是通常的电平敏感，而是信号边缘敏感。此外，在硬件描述语言中，使用Verilog自定义原语（user defined primitives）时，上升沿、下降沿分别以(01)、(10)表示，也可以用缩写字母r、f表示。 参考文献
相关条目 |
Index:
pl ar de en es fr it arz nl ja pt ceb sv uk vi war zh ru af ast az bg zh-min-nan bn be ca cs cy da et el eo eu fa gl ko hi hr id he ka la lv lt hu mk ms min no nn ce uz kk ro simple sk sl sr sh fi ta tt th tg azb tr ur zh-yue hy my ace als am an hyw ban bjn map-bms ba be-tarask bcl bpy bar bs br cv nv eml hif fo fy ga gd gu hak ha hsb io ig ilo ia ie os is jv kn ht ku ckb ky mrj lb lij li lmo mai mg ml zh-classical mr xmf mzn cdo mn nap new ne frr oc mhr or as pa pnb ps pms nds crh qu sa sah sco sq scn si sd szl su sw tl shn te bug vec vo wa wuu yi yo diq bat-smg zu lad kbd ang smn ab roa-rup frp arc gn av ay bh bi bo bxr cbk-zam co za dag ary se pdc dv dsb myv ext fur gv gag inh ki glk gan guw xal haw rw kbp pam csb kw km kv koi kg gom ks gcr lo lbe ltg lez nia ln jbo lg mt mi tw mwl mdf mnw nqo fj nah na nds-nl nrm nov om pi pag pap pfl pcd krc kaa ksh rm rue sm sat sc trv stq nso sn cu so srn kab roa-tara tet tpi to chr tum tk tyv udm ug vep fiu-vro vls wo xh zea ty ak bm ch ny ee ff got iu ik kl mad cr pih ami pwn pnt dz rmy rn sg st tn ss ti din chy ts kcg ve
Portal di Ensiklopedia Dunia
