Modèle:Infobox Architecture CPU
Utilisation
Ce modèle est utilisé pour décrire une architecture processeur.
Syntaxe
{{Infobox Architecture CPU
| nom =
| logo =
| image =
| légende =
| concepteur =
| bits =
| lancement =
| version =
| architecture =
| type =
| encodage =
| branchement =
| endianness =
| taille page =
| extensions =
| libre =
| registres =
| généraux =
| vflottante =
}}
Paramètres du modèle[Modifier les données du modèle] | Paramètre | Description | Type | État |
|---|
| Nom de l'architecture | nom | Nom de l'architecture, c'est-à-dire x86, SPARC, PowerPC, MIPS, ARM...
| Chaîne | obligatoire |
|---|
| Logo | logo | aucune description
| Fichier | suggéré |
|---|
| Image | image | aucune description
| Fichier | suggéré |
|---|
| Légende de l'image | légende | aucune description
| Contenu | facultatif |
|---|
| Concepteur de l'architecture | concepteur | aucune description
| Inconnu | suggéré |
|---|
| Largeur des registres en bits | bits | Largeur des registres généraux / de la pile, i.e. 32-bit, 64-bit
| Inconnu | suggéré |
|---|
| Date de lancement | lancement | aucune description
| Date | suggéré |
|---|
| Version | version | Version/révision de l'architecture/ISA
| Inconnu | suggéré |
|---|
| architecture | architecture | Type de conception, i.e. RISC, CISC
| Inconnu | suggéré |
|---|
| Type d'architecture | type | Type d'architecture, c.-à-d. Registre-Registre, Registre-Mémoire, Mémoire-Mémoire
| Inconnu | suggéré |
|---|
| Jeu d'instructions | encodage | aucune description - Valeurs suggérées
Fixe Variable
| Contenu | suggéré |
|---|
| branchement | branchement | Évaluation des branchements, i.e. Registre conditionnel, Code conditionnel, "Compare and branch"
| Inconnu | suggéré |
|---|
| endianness | endianness | Ordre des bits, i.e. Little, Big, Bi
| Inconnu | suggéré |
|---|
| Taille primaire de la page | taille page | Taille primaire de la page, c.-à-d. 4 KiB, 2 MiB, 1 GiB; n'inclut pas les "grandes pages" et autres extensions
| Inconnu | suggéré |
|---|
| extensions | extensions | Extensions ISA, i.e. MMX, SSE, AltiVec, etc
| Inconnu | suggéré |
|---|
| libre | libre | L'architecture est-elle libre ou propriétaire ? - Valeurs suggérées
Propriétaire Libre
| Contenu | facultatif |
|---|
| généraux | généraux | Nombre de registre à usage général (et taille, si elle n'a pas déjà été indiquée dans le paramètre 'bits')
| Inconnu | suggéré |
|---|
| vflottante | vflottante | Nombre de registres à virgule flottante (et taille, si elle n'a pas déjà été indiquée dans le paramètre 'bits')
| Inconnu | suggéré |
|---|
| registres | registres | Nombre et taille des registres processeurs
| Inconnu | facultatif |
|---|
Exemple
| SPARC
|
| Concepteur
|
Sun Microsystems
|
|---|
| Bits
|
64-bit (32 → 64)
|
| Lancement
|
1985
|
| Version
|
V9 (1993)
|
| Architecture
|
RISC
|
| Type
|
Registre-Registre
|
| Encodage
|
Fixe
|
| Branchement
|
Code conditionnel
|
| Endianness
|
Bi (Big → Bi)
|
| Taille de page
|
8 KiB
|
| Extensions
|
VIS 1.0, 2.0, 3.0
|
| Libre
|
Yes
|
| Registres |
| Usage général
|
31 (G0 = 0; les registres non-globaux utilisent une fenêtre de registres)
|
| Virgule flottante
|
32
|
modifier  |
{{Infobox Architecture CPU
| nom = SPARC
| concepteur = [[Sun Microsystems]]
| bits = 64-bit (32 → 64)
| lancement = 1985
| version = V9 (1993)
| architecture = RISC
| type = Registre-Registre
| encodage = Fixe
| branchement = Code conditionnel
| endianness = Bi (Big → Bi)
| taille page = 8 KiB
| extensions = VIS 1.0, 2.0, 3.0
| libre = Yes
| généraux = 31 (G0 = 0; les registres non-globaux utilisent une [[fenêtre de registres]])
| vflottante = 32
}}
|
