Bobcat (マイクロアーキテクチャ)

Bobcatマイクロアーキテクチャ（ボブキャット マイクロアーキテクチャ）とは、アドバンスト・マイクロ・デバイセズによって開発されたマイクロプロセッサのマイクロアーキテクチャである。2011年1月4日に正式発表され^[1]、AMD APUとして製品化された。

Bobcatは、同時期に開発されたCPUコアである開発コード「Bulldozer」と共に、約4年間用いられたK10コアを代替するために開発された。BulldozerがK10コアよりハイパフォーマンスを達成するために開発されたのに対し、Bobcatはより小さな回路規模と省電力となるよう設計された^[2][3][4]。低価格のノートPC市場をターゲットとし、インテルのAtomプロセッサを競合相手としている^[1]。

まず最初は、AMDがFusion APUと呼ぶCPU+GPU統合型の新たな製品群のCPUコアとして用いられた。2011年のTDP 18Wの"Zacate"、TDP 9Wの"Ontario"、TDP 5.9Wの"Desna"の3つのAPU群に搭載され発売された^[5][6]。これらはAPUとA50M（コードネーム"Hudson M1"）のFCH (Fusion Controller Hub) と合わせて"Brazos"プラットフォームという名称がつけられた^[1]。

2012年には、"Zacate"および"Ontario"の後継となるAPUのコードネーム兼"Brazos"プラットフォームの後継プラットフォームのコードネームとして"Brazos 2.0"が発表され、TDP 9-18WのAPUとFCH A68M（コードネーム"Hudson-M3L"）が公開された^[7][8]。その後タブレット向けプラットフォーム"Brazos-T"と"Desna"の後継となるTDP 4.5Wの"Hondo"という開発コードのAPUとFCH A55T（コードネーム"Hudson-M2T"）が発表された^[9]。

基本的には、x86系/AMD64系の64ビットCPUコアでTDP 18W以下の設計である。 分岐予測機構を持ったフル・アウト・オブ・オーダー実行可能な2命令同時発行パイプラインを持ち、整数演算：2パイプ、ロード/ストア：各1パイプ、浮動小数点演算：2パイプの構成となっている。省電力技術としてクロックゲーティングとパワーゲーティングを持つ^[11][12]。

• コアごとに32KB 命令 + 32KB データ L1キャッシュ
• コアごとに512KB L2 キャッシュ , パリティエラー検出機能を搭載^[13]
• サポートする拡張命令： MMX, SSE, SSE2, SSE3, SSSE3, SSE4a, ABM, AMD-V

Eシリーズ

Cシリーズ

Zシリーズ

Gシリーズ

• Jaguar (マイクロアーキテクチャ)

この項目は、コンピュータに関連した書きかけの項目です。この項目を加筆・訂正などしてくださる協力者を求めています（PJ:コンピュータ/P:コンピュータ）。

• 表示
• 編集