Zen (マイクロアーキテクチャ)

Zenマイクロアーキテクチャ（ゼン マイクロアーキテクチャ）とは、アドバンスト・マイクロ・デバイセズによって開発されたマイクロプロセッサのマイクロアーキテクチャである。2017年3月2日に正式発表され^[1]、Ryzenプロセッサとして製品化された。

長らく開発が停滞していたBulldozer以来となる、ゼロから完全に新しく設計されたアーキテクチャ。AMDによると、Zenの主な目標はコアあたりのパフォーマンスの向上である。

新しい特徴と改善された点は以下の通りである。

• ライトバック方式のL1キャッシュ
  • 従来のライトスルー方式に比べ、レイテンシがより低くなり、帯域がより増加する。
• 同時マルチスレッディング
  • Bulldozerで使われていたCMT（Clustered Multi-Thread）とは異なり、1コアあたり2スレッドで処理できる。これは以前からIBM、インテル、オラクルのプロセッサに使われている^[2]。
• 大容量の内部命令キャッシュ
• すべてのコアがサイクルあたり最大6の整数演算、最大4の浮動小数点演算を実行可能^[3]。
• キャッシュメモリの帯域の増加
  • L1・L2では2倍、L3では最大5倍となった。
• クロック・ゲーティング
• より大きなリタイア、ロード、ストアキュー
• Bobcatに似たパーセプトロンによる、分岐予測の改善
• フェッチステージから分離された分岐予測機
• 専用のスタックポインタを編集するため、インテルのHaswellやBroadwellに似たスタックエンジンを使用している^[4]。
• Move elimination
  • 電力消費を削減するために、物理的なデータの移動を削減する。
• RDSEED（英語版）命令への対応
  • 高性能なハードウェア乱数生成器であり、インテルのCPUではBroadwell以降から搭載されている^[5]。
• DDR4 SDRAMへの対応

すべてのZenコアはクロックサイクルあたり4命令実行でき、μOPSキャッシュから整数、浮動小数点スケジューラに命令を供給する^[6][7]。すべてのコアは2つのアドレス生成ユニット（AGU）、4つの整数・浮動小数点ユニット（FPU）をもち、FPUのうち、2機は加算器として、残りの2機は乗算機として使われる。分岐予測機も改善されている。L1キャッシュは1コアごとに命令用に64KiB、データ用に32KiB、L2キャッシュは512KiB、L3キャッシュはコアあたり2MiB提供される。L3キャッシュは以前のAMDの設計と比較して5倍の帯域を提供する。

2012年8月、AMDはZenマイクロアーキテクチャの開発を、ジム・ケラーの再雇用の直後に計画した^[8]。2015年、AMDはZenマイクロアーキテクチャの存在を正式に発表した。

ジム・ケラーは、2015年9月にAMDを退職するまでの3年間、Zenの開発を担当していたチームのリーダーを務めていた^[9]。

Zenは、本来であれば2017年にK12プロセッサーの後に登場する予定であったが、2015年のFinancial Analyst Dayにおいて、AMDはZenの設計をK12プロセッサーの開発よりも優先させるために、K12プロセッサーの登場を遅らせることを発表した。当時は、AMDは2016年10月頃に最初のZenベースプロセッサーを市場に投入するとしていた^[10][11]。

2015年11月、AMDはZenのテストを終え、「全て期待通りで、目立ったボトルネックは無かった」と評価した^[12][13]。

2015年12月、SamsungがAMDの14nm FinFETプロセスのプロセッサーであるZenとPolarisアーキテクチャのGPUの製造を担う契約をするかもしれないという噂が流れた^[14]。その後、2016年6月に、AMDの「Samsungの14nm FinFETプロセスでの製造が成功した」というアナウンスにて、Samsungも製造を担当することが正式に判明した^[15]。

Zenベースの最初のシステムは、E3 2016にてデモンストレーションが行われた。

Zenは、以前のBulldozerとはまったく異なり、インテル製のプロセッサ向けに最適化されているソフトウェアでのパフォーマンスを向上させるために、さまざまな機能の変更や強化が行われている。

Zenアーキテクチャは14nm・12nm FinFETプロセスで製造される^[16]。これは、AMD FXや旧世代のAPUで使われていた32nmプロセスおよび28nmプロセスよりも歩留まりが良いとされる^[17]。

Zenは、コアあたりの性能の向上のために、サイクルあたりの命令実行数（IPC）をExcavatorと比較して40%以上向上させるという目標があった^[18]。Excavatorのときは、Steamrollerと比較して、4～15%程度の改善しか見られなかったが^[19][20]、Zenは最終的にExcavatorと比較して52%ものIPCの改善がなされた^[21]。このような大きな改善を成し遂げることができた要因の一つに、SMTによるマルチスレッド処理が挙げられる。これにより、スループットが向上し、これまで以上のリソースが利用できるようになった。

Zenベースのプロセッサは、周波数や電圧の動的な制御のために、チップに内蔵されたセンサーを用いている^[22]。これにより、CPUの冷却能力に余裕がある場合、設定されたブースト周波数を超えた周波数での動作が可能となる。

AMDは、8コア16スレッドのZenベースのプロセッサが、Blenderのレンダリングや、HandBrakeのベンチマークにおいて、同クロックのIntel Broadwell-Eプロセッサよりも優れていることを実証した^[23][22][24]。

Zenは最大で8チャネルのDDR4メモリをサポートする^[25]。

Zenベースのプロセッサは、AMD FXや旧世代のAPUよりも消費電力や熱出力が削減され、同じ電力消費と熱出力でより多くの演算が可能になった。

Zenは、消費電力の削減のために、クロック・ゲーティングを使用し^[7]、コアが使われていない時の周波数を下げている。これは「SenseMIテクノロジー」という機能によるもので、CPUに内蔵されたセンサーを使用し、周波数や電圧を動的に制御することにより実現している^[22]。

ZenはSecure Memory Encryption（SME）とSecure Encrypted Virtualization（SEV）のサポートが追加されている。SMEは、システム起動時、オンボードにあるプロセッサ（ARM Cortex-A5）を用い、ページテーブル毎に実行されるメモリをリアルタイムに暗号化する機能で、DDR4の暗号化を可能にしている。これにより、メモリ内容のスヌーピングやコールドブートアタック（英語版）を防ぐことができる。

Zenは、SATA、USB、PCI Express、NVMeなど、サウスブリッジの大半をSoCとして組み込んでいる^[26][27]。

AMDは、Radeon Instinctの発表において、今後リリースされる、コードネームNaplesのZenベースCPUが、ディープラーニングシステムの構築に最適化されることを発表した^[28][29]。Naples CPUは、PCI Expressを最大64レーン提供し、PCI Express x16 コネクタに接続するInstinctカードを最大4枚接続できるようになるとされる。これに対して、インテルのXeonは、提供するPCI Expressは最大でも40レーンとなっている。

Zenは、デスクトップやノートパソコン向けにはRyzenやAMD APUとして、サーバー向けにはEPYCという新たなブランドとして展開される^[30][31][32]。

Whitehaven

• 対応ソケット: Socket TR4

Summit Ridge

• 対応ソケット: Socket AM4

Raven Ridge

• 対応ソケット: Socket AM4

Naples

• 対応ソケット: Socket SP3

Raven Ridge

Dali

Pollock

Snowy Owl

Great Horned Owl

Banded Kestrel

Colfax

• 対応ソケット: Socket TR4

Pinnacle Ridge

• 対応ソケット: Socket AM4

Picasso

• 対応ソケット: Socket AM4

Picasso

River Hawk

ポータル Computing

• AMD K9（英語版）
• AMD K10
• Excavator (マイクロアーキテクチャ)
• Zen 2
• Ryzen
• EPYC
• ジム・ケラー

• 「Zen」コア・アーキテクチャー - AMD

この項目は、コンピュータに関連した書きかけの項目です。この項目を加筆・訂正などしてくださる協力者を求めています（PJ:コンピュータ/P:コンピュータ）。

• 表示
• 編集