컴퓨터 망의 7계층 OSI 모형에서 물리 계층(physical layer) 또는 계층 1은 첫 번째이자 가장 낮은 계층이며, 장치 간의 물리적 연결과 가장 밀접하게 관련되어 있다. 물리 계층은 전송 매체에 전기적, 기계적, 절차적 인터페이스를 제공한다. 전기 단자의 모양과 속성, 전송할 주파수, 사용할 라인 코드 및 유사한 하위 수준 매개변수는 물리 계층에 의해 지정된다.
RFC 1122 및 RFC 1123에 정의된 인터넷 프로토콜 스위트는 인터넷 및 유사 네트워크에 사용되는 고수준 네트워킹 설명이다. 이 모델은 물리적 인터페이스와 직접 관련이 없으므로 하드웨어 수준 사양 및 인터페이스를 전적으로 다루는 계층을 정의하지 않는다.[8][9]
마이크렐 KS8721CL – 3.3 V 단일 전원 공급 장치 10/100BASE-TX/FX MII 물리 계층 트랜시버
이더넷 PHY는 OSI 네트워크 모델의 물리 계층에서 작동하는 구성 요소이다. 이더넷의 물리 계층 부분을 구현한다. 그 목적은 링크에 아날로그 신호 물리적 접근을 제공하는 것이다. 일반적으로 매체 독립 인터페이스(MII)와 인터페이스하여 마이크로컨트롤러 또는 상위 계층 기능을 처리하는 다른 시스템의 MAC 칩에 연결된다.
더 구체적으로, 이더넷 PHY는 이더넷 데이터 프레임의 하드웨어 송수신 기능을 구현하는 칩이다. 이더넷의 회선 변조의 아날로그 도메인과 패킷 신호의 디지털 도메인 사이의 인터페이스 역할을 한다.[16] PHY는 일반적으로 데이터 링크 계층의 역할인 MAC 주소 지정을 처리하지 않는다. 마찬가지로 웨이크 온 랜 및 부트 ROM 기능은 네트워크 인터페이스 컨트롤러(NIC)에 구현되며, NIC는 PHY, MAC 및 기타 기능이 하나의 칩으로 통합되거나 별도의 칩으로 통합될 수 있다.
일반적인 이더넷 인터페이스에는 데이터 통신을 위한 광섬유 또는 2~4개의 구리 페어가 포함된다. 그러나 이제는 단일 구리선 페어를 활용하면서도 의도한 속도로 통신할 수 있는 새로운 인터페이스인 단일 페어 이더넷(SPE)이 존재한다. 텍사스 인스트루먼트 DP83TD510E[17]는 SPE를 사용하는 PHY의 예시이다.
예시에는 마이크로세미 SimpliPHY 및 SynchroPHY VSC82xx/84xx/85xx/86xx 제품군, 마벨 테크놀로지 그룹 알래스카 88E1310/88E1310S/88E1318/88E1318S 기가비트 이더넷 트랜시버, 텍사스 인스트루먼트 DP838xx 제품군[18]과 인텔[19] 및 ICS[20]의 제품이 있다.
기타 응용 프로그램
무선랜 또는 와이파이: PHY 부분은 RF, 혼합 신호 및 아날로그 부분으로 구성되며, 종종 트랜시버라고 불리며, 디지털 신호 처리기(DSP) 및 채널 코드를 포함한 통신 알고리즘 처리를 사용하는 디지털 베이스밴드 부분으로 구성된다. 이러한 PHY 부분이 시스템 온 칩(SOC) 구현에서 매체 접근 제어(MAC) 계층과 통합되는 것이 일반적이다. 유사한 무선 응용 프로그램에는 3G/4G/LTE/5G, WiMAX 및 UWB가 포함된다.
USB: PHY 칩은 호스트 또는 임베디드 시스템의 대부분의 USB 컨트롤러에 통합되어 인터페이스의 디지털 부분과 변조된 부분 사이의 브리지를 제공한다.
IrDA: 적외선 데이터 협회(IrDA)의 사양에는 데이터 전송의 물리 계층에 대한 IrPHY 사양이 포함된다.
PHY는 여기로 연결됩니다. 다른 뜻에 대해서는 PHY (동음이의) 문서를 참고하십시오.
