프로세스-아키텍처-최적화 모델프로세스-아키텍처-최적화 모델(Process–architecture–optimization model)은 인텔이 2016년에 채택한 중앙 처리 장치(CPU)에 대한 개발 모델이다. 이 3단계(3년) 모델에 따라 모든 마이크로프로세서 다이 슈링크는 마이크로아키텍처 변경으로 이어지며 그 다음에는 하나 이상의 최적화. 이는 인텔이 2006년에 채택한 2단계(2년) 틱톡 모델을 대체했다. 인텔에 따르면 틱톡 모델은 더 이상 경제적으로 지속 가능하지 않는다. 더 작은 다이의 생산 비용이 점점 더 비싸지기 때문이다.[1][2][3][4][5] 같이 보기각주
|
Index:
pl ar de en es fr it arz nl ja pt ceb sv uk vi war zh ru af ast az bg zh-min-nan bn be ca cs cy da et el eo eu fa gl ko hi hr id he ka la lv lt hu mk ms min no nn ce uz kk ro simple sk sl sr sh fi ta tt th tg azb tr ur zh-yue hy my ace als am an hyw ban bjn map-bms ba be-tarask bcl bpy bar bs br cv nv eml hif fo fy ga gd gu hak ha hsb io ig ilo ia ie os is jv kn ht ku ckb ky mrj lb lij li lmo mai mg ml zh-classical mr xmf mzn cdo mn nap new ne frr oc mhr or as pa pnb ps pms nds crh qu sa sah sco sq scn si sd szl su sw tl shn te bug vec vo wa wuu yi yo diq bat-smg zu lad kbd ang smn ab roa-rup frp arc gn av ay bh bi bo bxr cbk-zam co za dag ary se pdc dv dsb myv ext fur gv gag inh ki glk gan guw xal haw rw kbp pam csb kw km kv koi kg gom ks gcr lo lbe ltg lez nia ln jbo lg mt mi tw mwl mdf mnw nqo fj nah na nds-nl nrm nov om pi pag pap pfl pcd krc kaa ksh rm rue sm sat sc trv stq nso sn cu so srn kab roa-tara tet tpi to chr tum tk tyv udm ug vep fiu-vro vls wo xh zea ty ak bm ch ny ee ff got iu ik kl mad cr pih ami pwn pnt dz rmy rn sg st tn ss ti din chy ts kcg ve
Portal di Ensiklopedia Dunia
